基于FPGA的图像边沿检测

基于Verilog HDL，通过IIC协议对摄像头OV5640进行配置，将摄像头拍下的每一帧数据通过灰度转化、高斯滤波、二值化、基于Sobel算法的边沿检测、然后存入SDRAM芯片里面，再通过VGA接口显示到显示屏上。

顶层模块、时钟分频模块、IIC接口模块、摄像头配置模块、SDRAM接口模块、SDRAM控制模块、数据采集模块、灰度转化模块、高斯滤波模块、二值化模块、Sobel算法模块、VGA接口模块。